ALDEC公司

Aldec公司提供业内先进的FPGA、ASIC、SoC和HPC高性能计算等设计平台，专业设计工具包括：

FPGA仿真（FPGASIMULATION）
Active-HDL Active-HDL™ 是目前业内通用和完整的FPGA设计验证开发平台，为用户提供了超过120种的EDA软件接口；基于windows操作系统，具有先进的FPGA设计管理平台、多种便捷的设计输入环境；支持所有厂商的FPGA器件、布局布线工具以及第三方综合器，使设计、仿真、综合和物理实现都集成在一个通用的开发环境中	产品配置 产品手册 更多
功能验证（Functional Verification）
Riviera-PRO Riviera-PRO是单内核、支持混合语言、可在多平台上运行的高性能HDL仿真器，提供VHDL, Verilog, EDIF, SystemVerilogSystemC以及基于断言的验证，Riviera-PRO在命令行模式下可以最大化仿真速度，包括改进后的编辑、追踪、调试和代码覆盖率工具，支持SystemC和SystemVerilog的系统级仿真，电子系统级仿真（ESL），事务级建模（TLM），开放式验证方法学（OVM）以及验证方法手册（VMM）	产品配置 产品手册 更多
混合模拟仿真Co-emulation 混合仿真代表了链接一个仿真设计到外围设备,该外设可以直接操作仿真设计。Aldec提供了基于HES-DVM的专业混合模拟仿真解决方案，包括了虚拟平台，HES仿真加速器，虚拟外设，在线模拟仿真，在靶固件验证，等等。该方案可通过软件仿真器链接外部硬件模拟仿真器，直接实现硬件在环的半实物协同仿真功能。	产品配置 产品手册 更多
ALINT-PRO ALINT-PRO在复杂ASIC和FPGA的设计的早期阶段，通过对HDL代码的静态分析，快速检测出HDL设计中的问题，避免了因代码的隐患而导致设计的缺陷和失败。它支持在Verilog，VHDL或混合语言设计中，对代码风格、功能和结构性检查，并阻止这些问题流传到设计的后端流程中。其强大的策略分析技术，能在修改设计所带来的影响和成本还可见的时候，就指出设计中各种隐藏的问题，从而大大降低设计返工的风险。此外，其独创的分期规则检查（PLB）方法学通过分期、分主次并且最大化的减少设计规则的反复违反，可以大大提高设计规则检查的效率。	产品配置 产品手册 更多
模拟仿真（Emulation）
HES-DVM HES™（Hardware Emulation Solution）是一套具有专利技术的事务级（transaction-level）硬件验证平台，作为一种实用、灵活的硬件验证平台，能够为片上系统（SoC）的硬件加速仿真，软硬件（HW/SW）协同验证，软件验证，电子系统级协同仿真和虚拟原型验证提供了统一的验证平台。HES结合了实用性，高速度和低功耗等优点，实现了设计的自动编译，同时集成了标准测试接口以及业界领先的软硬件调试工具，将现有的ASIC原型验证通过动态硬件仿真无缝实现。	产品手册 更多
原型验证（Prototyping） HES-7平台允许规模达到72百万门级别的ASIC设计的原型验证，以及通过底板/子板连接而自由可扩展达到633百万门级别。并且，Aldec不仅仅支持SoC和ASIC原型验证，其Microsemi（Actel）原型验证也支持RTAX/RTSX原型验证方案。	产品手册 更多
硬件仿真加速验证（SimulationAcceleration） HES™除了提供专业的事务级（transaction-level）硬件验证平台，还支持强大的硬件仿真加速验证功能。	产品手册 更多
在线仿真In-CircuitEmulation（ICE） 在线仿真技术是一种常见的通过真实外设连接到模拟仿真器进行设计的模拟仿真验证方法。Aldec提供了基于HES-7的FPGA原型验证板卡的模拟仿真器，它可通过物理器件并连接到FPGA原型验证板卡中，进行实时的在线仿真。ICE允许实时数据流的测试方式，多种连接到FPGA原型验证板卡的连接选项，串行子板可以用作模拟仿真和原型验证等功能。	产品手册 更多
嵌入式系统（Embedded）
通用嵌入式系统开发平台：TySOM™-1 EDK ALDEC公司推出的TySOM-1是一套基于ZYNC SoPC 的嵌入式系统开发平台，带双核ARM A9处理器和DDR3存储器，可以完整运行Linux操作系统，丰富的多媒体接口（HDMI、LCD）和外设通信接口（以太网、USB、PMOD，JTAG），支持温度、加速计等传感器扩展，并附带多种参考设计，作为一个高效的SoPC开发平台可快速实现物联网、汽车电子、手机、多媒体等系统设计。	产品手册 更多
图像处理系统开发平台：TySOM™-2 EDK ALDEC公司推出的TySOM-2是一套基于ZYNC SoPC 的嵌入式系统开发平台，主要针对通用图形处理、汽车辅助驾驶系统（ADAS）市场，和TySOM-1相比，它专业性更强，具备标准的FMC接口，可以接很多专用的子板进行扩展，并且自带图形处理参考设计，如360全景环视，边缘检测以及面部识别设计，可以为客户提供基础设计和指导。	产品手册 更多
需求管理（Requirements Management）
Spec-TRACER Spec-TRACER，强大的需求管理和跟踪系统，专为需要符合DO-254，IEC 61508和ISO 26262标准的FPGA和ASIC而设计。它将需求采集，管理，分析和追踪统一规划，以保证最终的设计符合设计需求目标的要求。 Spec-TRACER无缝地在设计需求与RTL设计、testbench以及仿真结果中的各种因素之间建立关连并且可追溯，包括生成自底向上/自顶向下的可追踪性报告，帮助使用者和认证机构在项目复查时简化设计需求的采集和验证确认。	产品手册 更多
专用/航天航空标准验证（Mil/Aero Verification）
DO-254/CTS Aldec DO-254 CTS是一种已经过论证的，高速的，适用于复杂度为A/B级设计的实物级测试环境，符合DO-254要求的FPGA实物级验证平台。 DO-254 CTS由用户完全定制的硬件和软件包所组成，软件包能在硬件测试时，无需改动测试目标和testbench的情况下重复RTL仿真。DO-254 TS为所有遵照DO-254硬件验证要求的FPGA设计提供了一个单独的自动测试环境，DO-254 CTS的组件有:	产品手册 更多
原型开发（Prototyping）
HES™ FPGA开发板 HES™（Hardware Emulation Solution）是一套具有专利技术的事务级（transaction-level）硬件验证平台，作为一种实用、灵活的硬件验证平台，能够为片上系统（SoC）的硬件加速仿真，软硬件（HW/SW）协同验证，软件验证，电子系统级协同仿真和虚拟原型验证提供了统一的验证平台。HES结合了实用性，高速度和低功耗等优点，实现了设计的自动编译，同时集成了标准测试接口以及业界领先的软硬件调试工具，将现有的ASIC原型验证通过动态硬件仿真无缝实现。	更多
TySOM开发板 TsSOM是针对嵌入式应用而推出的一系列的开发板，基于Xilinx的Zynq系列芯片，集合了FPGA可编程逻辑器件和嵌入式处理器ARM® Cortex核。该系列板卡可用于多种嵌入式应用场景的开发，如自动驾驶，物联网(IoT)，工业自动化控制，嵌入式高性能运算（HPC）等。	更多
子板卡(Daughter Cards) ALDEC公司的针对HES和TySOM的扩展提供了子板卡产品。这些子板卡增加了HES和TySOM中没有的附加器件和外围设备。子板卡使用通用型的接口如FMC或BPX，故可以复用在不同的硬件平台中。	更多
ALDEC-MicroSemi反熔丝原型验证方案(RTAX/RTSXanti-fuse prototyping solution) 针对应用于航空航天系统设计的MicroSemi RTAX-S/SL, RTAX-DSP 和RTSX-SU 器件，MicroSemi和ALDEC联合推出了一种创新性的可重复编程的原型验证方案，和传统只能一次编程的反熔丝宇航级FPGA不同的是，Aldec原型适配器采用actel flash工艺的ProASIC3E FPGA技术，使设计的原型验证可以重复编程。	更多
特殊应用
SFM---Server FarmManager服务器集群工具 Regression Manager回归管理工具 随着仿真计算领域的增长，验证管理工具面临着这些挑战：跨操作系统、跨EDA厂商许可和在一个有限制的仿真领域资源中运行不同的测试工作。Aldec公司开发了服务器集群管理器（SFM），可以转移回归模式，以及提供仿真技术并且提供了自动化管理工具用以上千次并行的仿真。SFM不仅仅排队和分类了服务器的操作，还收集仿真结果，显示和归档所有仿真产生的结果。SFM可以通过网络将成千上百种独立的测试用例进行分类，并对他们并行执行。同时通过并行执行以及最佳资源利用，验证运行时间能显著地得到缩减。这个解决方案是完全可以从少量机器扩展到上千台机器。 当接近流片截止日期的时候，由于仿真吞吐数据量的增加，仿真需要的服务器机器会很容易增加。SFM通过管理设计验证服务器群集，来配置业内标准的HDL仿真器，包括Aldec的工业验证的HDL仿真，验证和调试解决方案Riviera-PRO。	更多
加密---HDL加密工具 Encryption加密 随着大量的加密算法及其各种各样的实现方式的出现，许多潜在问题被软件和硬件设计师们发现。加密是其中一种最方便的方式来交付受保护IP，这些受保护IP一般由最新的Verilog，VHDL和SystemVerilog标准编写。优秀的加密实现方式应该是安全，可靠，但对IP终端用户是易懂的。不幸的是，在所有这三种语言标准的加密条款中有一些差异出现，而在不同的工具的实现方式中的细小差异将导致混淆。 为了解决这些问题，Aldec和其他厂商参与进IEEE的工作来提议建立加密互通性标准：P1735.这第一次提议的等级通过P1735工作组发布，且内部通用型测试正在进行中。终端用户可以在未来发布的EDA工具中留意到更流畅的IP加密处理方式，特别是在不同工具中使用同一种加密代码的能力。
DSP和RF协同验证 Model-Based Design Flow Integration Active-HDL和Riviera-PRO能跟MathWorks™ MATLAB®/Simulink®和Agilent™ SystemVue®工具套件进行无缝整合，这给基于HDL实现的系统级设计的联合设计和联合仿真提供了一个高效的跨平台解决方案。 作为一体化流程的其中一部分，Aldec通过链接FPGA板卡，基于模型设计环境，可提供硬件在环仿真（HIL，hardware-in-the-loop）能力。用户可以利用Aldec的现成的HES-DVM和HES-7产品，或者任意内部板卡通过PCIe接口，来实现本方案。
VIP/IP产品（VIP/IP Products）
VIP/IP产品 Aldec公司及其合作伙伴提供了设计完成的可重用IP核和已验证IP，这些IP/VIP产品都已通过Aldec的Active-HDL核Riviera-PRO混合语言仿真器的验证。	更多